CPU extraña

Manuel Gómez
Manuel Gómez

Cuantas instrucciones hacen [agp.cooper’s] computadora tiene? Solo uno. ¿Cuántas tiras se utilizan? Al parecer, 41 cinco tablas de 41 pistas. Aunque tímido por la respuesta a la vida, son sin embargo muchos tableros para una sola instrucción. El cálculo de la placa alta se debe al uso de circuitos integrados de la década de 1970 que incluyen piezas TTL, chips RAM 2114 y PROM 74S571.

Hay varias arquitecturas diferentes para computadoras de un solo núcleo y [agp’s] utiliza lo que técnicamente está en TTA (arquitectura activada por transferencia). Es decir, la única instrucción es un movimiento y el destino o origen del movimiento determina la operación. Por ejemplo, la CPU Wierd (como se la llama) tiene un registro P y Q.Si carga esos registros y luego el registro ADD contendrá la suma de los dos números.

Tampoco hay muchas unidades funcionales (como ADD). Hay algunos saltos, algunas E / S y puede realizar una operación NAND o ADICIONAL. No lo culpamos por ser económico con una cantidad tan grande de tableros y piezas. Sin embargo, si pasa a FPGA, puede crear un conjunto de instrucciones mucho más capaz. Sin embargo, manejamos muchas otras maravillas de la instrucción, incluido el DUO Compact en el sitio y el SUBLEQ-OISC.

  • Dan # 8582394734 dice:

    Utiliza CINCO, 41 pistas, tiras.

    Es un proyecto interesante y también bien documentado. Me gusta lo limpias que se usan las tablas con las vías funcionando como autobuses, mucho más fácil de manejar. ¿Supongo que se puede expandir a cualquier cantidad de tablas para ubicaciones / funciones adicionales?
    Sería bueno tener una placa ROM de diodos para una función lógica universal (direccionable), para tener algo más que NAND como opción.

  • ROBÓ dice:

    Cita de esta página: “¿Cuántas tiras usas? Aparentemente, 41”
    Cita de la página del proyecto: “Se construyó con 41 pistas”

    De hecho, hay 5 placas excluyendo el desarrollador PROM.

    Las 41 tiras: las tiras son difíciles de conseguir ahora. La mayor parte de lo que veo tiene 36 tiras (34 perforadas).

  • drwho8 (@ drwho8) dice:

    Verifique sus referencias. La PROM que utilizó es 74S571.

  • ROBÓ dice:

    Amo la escuela.

    • BrilaBluJim dice:

      ¡Supongo que si construyes en un tablero, también podrías diseñar el esquema de esa manera!

  • ROBÓ dice:

    Otra de estas computadoras de estilo retro y voy a empujarme al borde de la locura y comenzar a construir ese mazo de cartas / plano trasero que nunca construí cuando era niño.

    Miré todas esas ataduras de alambre bien formadas y me recordó cómo solíamos tener tanto cuidado con los diseños que cada enlace era perfecto y cada elemento estaba perfectamente alineado. Estuve tentado por un tiempo, luego recordé lo difícil y largo que fue y lo fácil que es hacer placas de circuito hoy.

    Pero todavía tengo 100 CPLD extraños tolerantes a 5 voltios para pegamento y muchos chips viejos de 5 voltios como FLASH, SRAM. CPU y todos los conectores de cabeza y tengo guías de tarjetas marcadas en eBay, así que estoy un poco alejado de la locura de construirlo.

    La simplicidad de estos proyectos es asombrosa, pero esas viejas técnicas de creación de prototipos consumían mucho tiempo. Incluso volví a visitar una bobina de alambre y parece que se ha caído en una pila porque consume mucho tiempo.

    • bzyzny dice:

      Por favor, hazlo, estoy seguro de que será genial.

      • ROBÓ dice:

        Tendrá que quedarse en un segundo plano por más tiempo o tendría que terminar o abandonar otros dos proyectos primero. Estoy agregando un disco duro a otra computadora retro y espero terminar la mayor parte de eso pronto.

    • Jonathan Herr dice:

      Una CPU basada en CPLD suena como un tipo definitivamente increíble. Para que lo sepas, estoy construyendo mi propia computadora basada en 6502, así que déjame ser yo quien te lleve al límite y te ponga a trabajar con tu propia máquina. XD

      • ROBÓ dice:

        LOL, solo usaría el CPLD como una lógica pegajosa. Los que tengo son solo 36 registros. ¡Si tuviera que crear una CPU a partir de ellos, entonces la PCB parecería que tiene una infestación de chip (IC)! Seguro que es factible para una CPU simple aunque puedo encadenar el JTAG.

        NO es necesario crear una CPU CPLD.
        NO es necesario crear una CPU CPLD. DOH!

      • Greenaum dice:

        Probablemente podría hacer 6502 en 1 CPLD. Quizás 2. No hay mucho realmente allí. Escuché que la primera versión tenía 13 transistores.

        • ROBÓ dice:

          Con los CPLD, tengo un 6502 que necesitaría 11 o 12. Eso es mucho espacio administrativo, pero tendría una velocidad de alrededor de 70Mhz.

  • pff dice:

    Puede hacer una computadora de una instrucción mucho más compacta eligiendo la instrucción que implementa con un poco más de cuidado. p.ej. nop.

    • Al Williams dice:

      Hay un software antiguo que dice:

      1. Todos los programas tienen errores.
      2. Todos los programas se están reduciendo.

      Por lo tanto:
      3. Todos los programas se pueden reducir a una línea de código que no funciona correctamente.

      • bzyzny dice:

        1) Dibuja una sola instrucción de CPU
        2) ser mencionado en HaD
        3) ????
        4) ¡beneficio!

        • Greenaum dice:

          “Resta, rama si es negativa” es una CPU de un solo núcleo completa de Turing. Computación OISC, es un problema. No es algo que nadie haga realmente por razones prácticas, pero aún así.

          Esta es una “arquitectura activada por transporte”. Lo que realmente engaña en mi mente. Utiliza direcciones como instrucciones, por lo que en realidad las direcciones son solo un método inusual de codificación instruccional. ¡No es realmente una instrucción!

          • bzyzny dice:

            Entonces, supongo que si un hada te diera 3 deseos, ¿no intentarías usar uno de ellos para obtener más deseos?

          • Greenaum dice:

            Eso está en la letra pequeña cuando conoces al hada, todo el mundo lo sabe. El hecho de que “restar, ramificar si es negativo” realmente puede hacer todo tipo de matemáticas y computación es una lógica asombrosa. El transporte activado, por lo tanto, no es tan hermoso. Simplemente oculta las instrucciones en los bits de dirección en lugar de los códigos de instrucción. Lo que esto no tiene es porque solo hay uno. Entonces, básicamente, algunos de los bits de dirección se convierten en código de operación. Podrías tener direcciones para realizar cualquier operación que quisieras, probablemente podrías realizar un Pentium con un pequeño giro. Este problema tiene más de una operación, incluso si no se disfraza de “instrucción”.

            ¿Sabes lo que quiero decir? No es tan lógicamente hermoso.

          • asdf dice:

            Estoy de acuerdo con Greenaum, pero TTA también tiene una buena característica: la facilidad para agregar y eliminar instrucciones de la arquitectura. Incluso podría pensar en algo como tener un conjunto de instrucciones flexible para diferentes aplicaciones.

          • Greenaum dice:

            Sí, pero hay otras formas más efectivas de tener un conjunto de instrucciones actualizable, como un microcódigo para uno. Algunas personas también han implementado esos, en placa o PCB simples, usa EPROM para enviar las diversas señales de control para las partes lógicas de su CPU, y un contador simple como secuenciador, para contar usando el EPROM. Supongo que si lo creara SRAM en lugar de EPROM, tendría una CPU actualizable dinámicamente.

            Sin embargo, sí, es bueno cómo TTA abstrae las piezas funcionales en tales direcciones. Y ciertamente no estoy diciendo que este no sea un hardware genial, estoy seguro de que es divertido e interesante para el tipo. Y cubre bien el terreno entre los programas y el silicio, que son muchos programas que la gente realmente no entiende. Solo tengo una carne de res muy específica e inusual con TTA como “OISC” porque no es una.

          • Dan # 8582394734 dice:

            ¿Qué obtiene si conecta una serie de módulos RAM donde las líneas de datos de un módulo pueden actuar como entradas a las líneas de dirección de otro?

          • Greenaum dice:

            Además … había una máquina OISC de bitocopia en HAD hace unas semanas que funcionó, creo, con una instrucción con 2 operadores más una dirección a la que saltar. Trabajó con muchos códigos auto modificables, cambiando alrededor de las direcciones de salto. ¡Eso no tenía instrucciones en absoluto! No hizo nada de transporte, solo copió datos. Creo que se llama una máquina de salto de bytes.

            Creo que incluso escribir un compilador Brainfuck para eso sería un esfuerzo.

  • bzyzny dice:

    Siempre me ha gustado este tipo de proyectos, me hace desear estar presente durante los primeros días del hardware. Da una idea del nivel de abstracción que estamos tratando hoy. Esto es arte tanto como ciencia. El diseño y la estructura de Weird CPU son particularmente atractivos visualmente.

    • problema dice:

      Es un error común pensar que no puede piratear estas cosas en este momento 🙂 Con los recursos en línea a tiempo parcial que tenemos hoy, casi todos con un poco de dinero extra pueden comprar suficientes piezas para construir algo con el espíritu de los 70 u 80 hogares. Computadoras basadas en

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *