RISC-V In ... ¿Escribir texto?

Normalmente vemos implementaciones de RISC-V en Verilog o VHDL, pero [Low Level JavaScript] tiene uno en TypeScript. Antes de considerarlo como un mero emulador, sepa que el proyecto depende de gateware-ts, conversión entre TypeScript y Verilog. A partir de ahí, puede poner la CPU en FPGA. Puede ver el video de lanzamiento a continuación y hay un video de desarrollo y, presumiblemente, más por venir.

No estamos seguros de si muchos diseñadores de FPGA estarán dispuestos a cambiar a TypeScript. Pero si se siente cómodo con él, podría abrir el desarrollo de FPGA sin tener que aprender tanto lenguaje nuevo.

Por supuesto, el producto final es Verilog, que pasa por las herramientas del vendedor. La buena noticia es que funcionará con casi cualquier cosa. La mala noticia es que es un paso más y significa que es posible que elementos como los mensajes de error no se relacionen directamente con su código de una manera fácilmente comprensible.

Hay muchas alternativas a Verilog y VHDL, pero ninguna parece muy atractiva. Es posible que desee comparar esta implementación (a medida que se desarrolla) con RISC-V hecho en SpinalHDL. Entonces, tal vez solo aprenda Verilog.

Gloria Vega
Gloria Vega

Deja una respuesta

Tu dirección de correo electrónico no será publicada.