Cómo funciona CMOS: algunas palabras finales sobre CMOS

Terminando el tema de la lógica del bus CMOS, mostraré un par de familias con características únicas que podrían ser útiles algún día.

Familia tolerante a alto voltaje: AHC / AHCT

Tenga en cuenta el diodo que falta en VDD

Primero está una familia lógica CMOS AHC / AHCT, que tiene uno de los diodos de protección en la entrada quitado. Esto permite ingresar un voltaje de 5V a un dispositivo alimentado por 3.3V, por lo que no tengo que agregar una puerta solo para la traducción. Siempre que puedo traducir y hacerlo sin más demoras, soy un ingeniero feliz.

Por supuesto, el ejemplo anterior funciona en una dirección y las dos direcciones se complican. El uso de un búfer bidireccional como 74AHCT245 funcionará para la traducción TTL cuando vuelva de 3.3V a 5V siempre que haya una señal de control directa.

Transceptor de traducción de dos voltajes

Otra familia lógica con traducción de voltaje real es el segundo transceptor de traducción de suministro, como el 74LVC2T245. Esta parte puede traducirse desde cualquier voltaje entre 1.2-5.5V a cualquier otro voltaje en ese mismo rango, que lo utiliza para voltajes por debajo de 2V hasta TTL y otras combinaciones. Este dispositivo típico en realidad usa dos pines de alimentación, uno para cada uno de los voltajes traducidos.

El 74LVC2T245 incluye una función de “agarre de bus”, que también se puede encontrar en otras familias lógicas, donde su apellido tiene una “H” en el nombre que indica la manija del bus.

Almacenamiento de bus funcional

La necesidad de una función de retención de bus surge de las mismas preocupaciones que nos hacen usar muchas resistencias de tensión; uno por cada señal individual que tiene momentos o posibilidades de alta impedancia tres veces para cualquier momento, es decir, durante un momento de tres estados en el que ninguno de los controladores de bus potenciales está encendido. Este es un estado "flotante" en el que el voltaje vaga libremente, desafortunadamente puede entrar en el estado de nivel lógico no especificado, que no es ni máximo ni mínimo lógico. Están sucediendo cosas malas ahora, el consumo de corriente está creciendo (¿recuerdas la última publicación cuando hablamos de que ambos transistores comienzan al mismo tiempo entre VCC y tierra?) Y las cosas pueden oscilar, de hecho, es posible que ni siquiera veas los osciladores por un osciloscopio ya que la oscilación podría ocurrir en el interior de los chips conectados al bus.

Fuente: [EE-Times]

Se pueden agregar retiros débiles, es decir, resistencias de extracción, a todas las señales para que cualquier señal que quede flotando finalmente se lleve a un estado alto. Sin embargo, existen algunos problemas con los retiros en general; agregan el consumo de corriente y la carga en el bus y pueden tomar un tiempo relativamente largo para ajustar el voltaje en la zona lógica alta “segura”. Durante un tiempo relativamente largo, apunto entre 20-50ns o más, ya que una resistencia pasiva sufre de velas de cera RC debido a la capacitancia inevitable que se encuentra en un bus.

Fortalecer la tracción más fuerte, es decir, un valor más pequeño, puede tener el efecto no deseado de aumentar más drásticamente el consumo de energía y reducir el margen de ruido al "elevar" las señales de bajo voltaje y hacer que los búferes trabajen más duro mientras están bajos.

Chips IC y cubos diésel

Cambio de marcha Hablaré un poco sobre la disposición física de los circuitos integrados. Se muestra un viejo oblato que dejé de mi tiempo en Commodore en la década de 1980. Mirando bajo el microscopio en mi banco, puedes ver que el chip individual está muriendo en la oblea. En producción, estos, después de las pruebas adecuadas y los pasos de control de calidad, se escribirían y cortarían de modo que los dados individuales se puedan ensamblar en paquetes de fichas individuales.

Si zumbamos más, podemos ver algunas de las fichas. Tenga en cuenta que estamos mirando a través de una capa semitransparente de aislamiento llamada pasivación. Una vez, los diseñadores de chips pudieron pedirle a algunas obleas / dados que se saltaran el paso de pasivación para que luego pudieran ver e investigar mejor los chips bajo el microscopio, aunque la vida útil de los chips se midió en meses cuando se expusieron al aire sin el protector. Pasivo revestimiento.

Vista lateral de FET

Al mostrar una vista lateral de cómo se fabrica un transistor de efecto de campo (FET), el proceso comienza colocando una capa aislante y luego enmascarando una capa de polisilicio, un material bastante conductor que se utiliza para el contacto de la puerta. Es importante tener en cuenta que la puerta quedará aislada de todo lo que está debajo, aunque puede haber contactos hacia arriba para dirigirse a los conductores metálicos y finalmente a la almohadilla y los pines del IC. La capa aislante se puede ver debajo de la puerta en el dibujo.

Una vez que se coloca la puerta, los extremos de lo que será el transistor se "implantan" exponiendo el material a un implante de iones. Siempre rompíamos nuestro implantador en los días de los productos básicos porque trabajamos con densidades iónicas más altas que el diseñador del implantador. Esta capa se llama capa difusa, que se remonta a una época en que la capa se propagó por dopaje químico.

Las dos zonas de difusión ahora llamadas Fuente y Drenaje, que están al lado de una puerta de polisilicio, son lo que necesitamos para que el transistor funcione: aplique el voltaje correcto a la puerta y se formará un canal de conducción debajo de la puerta entre la puerta y la fuente ( se muestra en líneas punteadas arriba). A diferencia de un transistor bipolar, lo que significa que tiene una capa P y N, que son la fabricación de un diodo (que conduce en una sola dirección), el FET mantiene la corriente actual en ambas direcciones porque el dispositivo es simétrico, el drenaje y la fuente. están hechos del mismo material con un sustrato entre ellos.

[Source: Wikipedia]

Hablando de un sustrato o de la capa base sobre la que crece todo, es de tipo N o de tipo P. La mayoría de las veces es un sustrato P hoy en día que permite hacer crecer los dispositivos de canal N directamente en él, al igual que la tecnología NMOS, la predecesora de CMOS. Antes de que podamos fabricar un transistor de canal P, primero debemos crear una versión en miniatura de algún sustrato N que abarque completamente el área donde estará el dispositivo del canal P. Si observa el diagrama, verá el pozo N que actúa como un sustrato N. Cuando apareció CMOS por primera vez, recuerdo haber leído sobre los pros y los contras de usar un "pozo doble" o tanto P-well como N-well vs. solo use un sustrato P, pero creo que "una tina" o una bien ganada, aunque puede haber más consideraciones parasitarias sin las características aislantes de poner todo en un pozo (¡también más espacio!)

Ahora, para el dispositivo de canal P, los mismos pasos son esencialmente los mismos después de que se lleva a cabo el N-well. Al implantar, se utiliza un dopante diferente para implantar un drenaje y una fuente de difusión P que el utilizado para la difusión N. Ejemplos de dopantes son el boro para la propagación de P + y el arsénico para la propagación de N +.

Vista superior

Mirar hacia abajo desde las cosas anteriores parece un conjunto de polígonos superpuestos, principalmente porque en realidad son un conjunto de polígonos superpuestos. La mayoría de las personas que conozco mencionaron que alguna vez durmieron sobre polígonos.

Si buscamos el polisilicio y donde parece superponerse a la dispersión, aunque sabemos que en realidad no se superpone como vimos en la vista lateral, podemos detectar los transistores. La longitud del canal debajo de la puerta de polisilicio es donde obtenemos las "reglas de diseño" cuando hablamos de tamaño, por ejemplo, para decir que algo usa reglas de 90 nm, que la longitud efectiva del canal entre la fuente y el drenaje es de 90 nanómetros.

En el video, trazo el diseño del inversor CMOS simple en comparación con el esquema.

Editor VLSI "mágico" de código abierto

Editor de código abierto Magic VLSI.

Finalmente, quería mostrar una herramienta de edición de código fuente gratuita que nos permite jugar con algún tipo de diseño de chip. El programa se llama Magic y su historial y descarga se pueden encontrar aquí.

Esta es una gran herramienta de aprendizaje y las reglas del proyecto (DRC) integradas en el software pueden ayudar a alguien a iniciarse en el oficio para comprender los derechos y otras reglas de diseño y producción. El software es difícil de usar al principio: debe hacer clic en la cuadrícula de la izquierda, luego hacer clic en la esquina opuesta del polígono deseado a la derecha y luego seleccionar la capa haciendo clic en la capa en la barra lateral. Se pueden cargar diferentes reglas, incluidas características escalables y cómo se fabrica un resistor o condensador mediante varios procesos. Debajo de las cubiertas, la puesta en marcha de DRC y las diversas capas, se pueden extraer máscaras y otros datos fotolitográficos para iniciar el proceso de fabricación de chips.

¿Pero por qué?

Mi estilo de ingeniería siempre fue mirar bajo las sábanas y tuve la suerte de trabajar en algunos lugares donde había gente muy inteligente para explicarme lo que veía o quería saber. Comprender cómo se implementa la protección ESD puede ayudar a un ingeniero a comprender qué y qué puede no ser un buen proyecto en una variedad de circunstancias inusuales en las que la hoja de datos simplemente no lo dice todo.

• pensión completa dice:

  No tan largo. Los miraría en 1/2 hora u hora.

• Jac Goudsmit (@JacGoudsmit) dice:

  ¡Cosas interesantes! He visto algunas fotos y videos de cómo invirtieron el 6502 en visual6502.org y se ve muy aterrador, pero su video casi muestra cómo distinguir qué es cada una de esas partes.

  Y estoy de acuerdo, definitivamente vería un video más largo como este.

  === Jac

  • kratz dice:

    Me recuerda a esta publicación,

    https://la-tecnologia.com/2015/01/28/resurrecting-capcoms-kabuki/

• Con griego dice:

  ¡Puedo hablar mucho más! De hecho, es difícil encerrarme. Tal vez podamos mirar haciendo un video adicional que no esté muy editado.

  Intercambié correos electrónicos con visual6502.org, un gran grupo. Tienen buenos comentarios debido a lo que he estado hablando, por ejemplo, las cosas que están buscando que asumen que FET es un tipo de drenaje en circuitos especiales. Se puede aprender mucho de este sitio.

  En Commodore invertimos nuestro PLA principal, cuando ingresaste al laboratorio de chips, había una gran caja de cartón con imágenes polaroid de un dado pegadas.

  • Le Roux dice:

    Sí, por favor. Me encantaría ver videos de una hora sobre esto. Hay muy poca información sobre cómo se fabrican realmente los chips allí.

    • timrc dice:

      Esta charla tiene detalles increíbles sobre la fabricación moderna de chips:
      https://www.youtube.com/watch?v=NGFhc8R_uO4

  • Taniwha dice:

    Recuerdo que fui a la empresa que solíamos organizar una vez y, al encontrar una microfotografía del chip BGA original que ocupaba la mayor parte de la mesa de la sala de juntas, contrataron a un grupo de estudiantes graduados durante el verano para revertirlo (principalmente en patrón) compatible en lugar de puertas en lugar de transistores), no porque quisieran copiarlo, sino porque querían hacer un clon y todos en ese momento estaban preocupados de que hubiera una operación oculta que aún no se ha lanzado (en cierto sentido, si no obtener la ruta de datos en ese momento, las cosas no compatibles como 'mode-X' que Doom usó no funcionarían).

    Hoy en día, este tipo de ingeniería inversa probablemente no sea posible, tanto porque los chips son mucho más complejos hoy en día, como porque muchas capas de metal (en lugar de solo 1 o 2) a menudo tienen la capa superior como un poderoso avión esconde las puertas inferiores.

    • Taniwha dice:

      urgh que sea un chip VGA

    • Con griego dice:

      Sí, extremadamente complicado y denso, aunque creo que algunas empresas extranjeras compran gelatinas como USB, un informe fue que había tres variaciones del chip en el lanzador (y todavía tenía problemas).

      También proporcionamos radiografías, recuerdo que hicimos una radiografía de varios dongles, incluido uno de los primeros dispositivos Orcad, para ver qué había dentro.

      • Taniwha dice:

        Hubo un período (antes de 1990) en el que los derechos de autor no se extendían a un chip, se podía copiar legalmente el chip de alguien (y algunos lo hacían) simplemente de manera óptica recreando las máscaras de las fotos muertas. Esto dio como resultado que las personas crearan características en el dado diseñadas para fallar cuando se copiaban

    • más allá de los circuitos dice:

      Mi primer trabajo fuera de la escuela fue en Intel en 1987. ¿Adivina cuál era el trabajo? Realice ingeniería inversa del nuevo chip VGA de IBM, que formaba parte de su nueva línea PS / 2. La arquitectura MicroChannel nunca despegó, pero VGA tuvo bastante éxito. Usamos un conjunto de alrededor de 80 excelentes fotos de póster y algunos programas personalizados que escribí para rastrear todas las células y redes.

• Cuba dice:

  Afortunadamente, los chips antiguos son "simples" en comparación con la tecnología actual y son bastante fáciles de invertir a mano para conservarlos y estudiarlos. Y son una buena fuente para aprender cómo se hicieron las cosas. 🙂

  Foto 1

  y

  imagen 2

  Atención: ¡Imágenes muy memorables!

  Antes de sacarlos, no sabía nada sobre cómo funcionaban los FET y demás a nivel de silicio.

  MOD EDIT: numbskull aquí imágenes incrustadas que abarcan hasta 1,7 GB. Los hizo enlaces.

  • Vikas dice:

    Amigo, esas enormes imágenes están destrozando mis navegadores extra y de ópera. De todos modos, las fotos son increíbles. Soy ingenuo con las imágenes de alta resolución. Sin embargo, solo puede publicar los enlaces a las imágenes.

    Amigos de HaD, deberían tener algún tipo de control de resolución / tamaño de imagen antes de permitir que la gente lo publique en la sección de comentarios.

  • Vikas dice:

    Guau. No me di cuenta de que esas imágenes eran imágenes de diseño. ¿Qué editor de diseño usaste para diseñarlos? ¿Magia VLSI? Yo mismo tengo como objetivo diseñar y organizar chips, y esto no es un valor pequeño. ¿Los diseñó usted solo?

  • Vikas dice:

    No parece que el trazado se haya diseñado porque las carreteras son redondas (tienen que ser cuadradas). ¿Fue esta imagen de diseño realizada por la imagen de chip moribundo que de alguna manera procesaba las imágenes?

    • Cuba dice:

      Ambos fueron hechos completamente a mano en Photoshop usando enormes fotos panorámicas microscópicas de los dados que requieren aproximadamente dos meses por ficha. Los caminos redondos se deben a que aparecen redondos en los dados.

      Al observar cada revisión de chip, queda claro cómo la fabricación en MOS ha mejorado con el tiempo.

      MODs: ¿Qué tal si el sistema NO incrusta imágenes automáticamente, o algún tipo de barra lateral de alguna manera brinda opciones como incluir enlaces?

• timrc dice:

  La magia me da recuerdos de la universidad. Vi polígonos cuando cerré los ojos ...
  "Empujar polígonos produce imágenes hermosas pero genera ceguera".
  Usamos MOSIS para fabricar los chips resultantes, que costaban unos cientos de dólares por un puñado de chips pequeños a principios de los noventa. Parece que todavía existen:
  https://www.mosis.com/
  Preguntándose cuánto cuesta un ferry en estos días.

  Amigo [Harold Levy] trajo Magic de BSD a Linux. Uno de los problemas más molestos fue que el asignador de memoria BSD le permitió continuar usando la memoria libre hasta la siguiente asignación. Magic (ab) ha utilizado mucho esta característica, pero Linux no la permite. ¡Buenos tiempos!

  • Vikas dice:

    Actualmente, un transbordador MPW (oblea multiproyecto) para el te technodo más nuevo cuesta alrededor de $ 100,000. Este es un estadio. Varía según muchos factores.