¿Quién podría necesitar una FPGA con celdas lógicas 9M y transistores 35B?

Xilinx anunció recientemente la FPGA Virtex UltraScale + VU19P. Por supuesto, las empresas de FPGA anuncian nuevos chips todos los días. La razón por la que este nos llamó la atención es su tamaño: ¡casi 9 millones de celdas lógicas y 35 mil millones de transistores en un chip! Si eso no es suficiente, también hay más de 2,000 usuarios de E / S, incluida la radio, que puede mover alrededor de 4.5 Tb / s hacia adelante y hacia atrás.

Para poner las cosas en perspectiva, el poseedor del récord anterior, el Virtex Ultrascale 440, tiene 5.5 millones de celdas lógicas y un Spartan 3 anticuado ha superado las 50,000 celdas: el nuevo chip tiene aproximadamente 180 veces más capacidad. En memoria, construí CPU completas de 32 bits en Spartans más pequeños.

¿Eso nos hizo preguntarnos? ¿Quién compra estas cosas? Cuando lo escuché por primera vez, supuse que el precio sería astronómico, en parte debido al gasto, pero también en parte porque el mercado para estos debe ser bastante pequeño. La antigua pieza más grande de Xilinx está incluida en DigKey, que repara el Ultrascale 440 (XCVU440-2FLGA2892E) a un costo de $ 55,000 como objeto no provocado. Recuerde que el chip tiene un poco más de la mitad de las celdas lógicas del VU19P.

Más allá del control del silicio

El comunicado de prensa menciona a empresas como ARM que utilizan estos dispositivos para probar nuevos chips antes de emitirlos. Eso tiene sentido, pero no hay muchas empresas que necesiten chips tan grandes para ese propósito. El procesamiento masivo en paralelo también podría tener sentido. Sin embargo, sospecho que podría ser un cliente de tercera clase.

En seguridad informática, hay un término: script child. Estas son personas que usan programas escritos por otra persona para piratear computadoras porque carecen de la capacidad de escribirlos por sí mismos. Creo que estos nuevos FPGA de gran tamaño podrían servir a los hijos de los FPGA: personas que utilizan principalmente FPGA para componer circuitos integrados personalizados de propiedad intelectual (IP) existente que compran u obtienen del proveedor. La inserción de varias FPGA-IP diferentes utiliza rápidamente celdas lógicas. Si no quiere perder tiempo escribiendo sus propios módulos, probablemente elija gastar más en hardware más grande en lugar de reescribir el código para ocupar menos recursos.

No es que haya nada malo en eso, el proceso de escribir y probar estos bloques lógicos es largo y costoso. Entre las muchas ventajas de los FPGA se encuentra la capacidad de saltar sobre los hombros de una IP probada. El analógico usa circuitos integrados para construir circuitos en lugar de usar componentes discretos para todo. Quizás el campo ha crecido hasta el punto de que los proveedores necesitan compartir la forma en que clasifican estas partes. FPGA es para lógica tradicional y FRIC (circuito integrado reconfigurable en campo) es más paleta para IP. Una vez más, las partes son iguales en ambos lados, supongo.

Culpa a tus herramientas

Las herramientas, sin embargo, deben ser muy diferentes. El impulso con herramientas modernas es realizar síntesis lógica, composición de IP y desarrollo de firmware para procesadores en un solo lugar. No estoy seguro de que tenga tanto sentido como parece a primera vista. En última instancia, si creo una cadena de procesamiento DSP, es posible que no me importe el código de firmware de ningún procesador integrado que no utilice. Por el contrario, si programo algún kernel ARM, puede que no me importe que pueda crear mucha lógica. Claro, algunas personas mezclarán todas estas cosas juntas, pero apuesto a que esa es la excepción y no la regla.

Si eso es cierto, tal vez realmente necesitemos diferentes herramientas para cada tipo de usuario de FPGA. Estoy de acuerdo, por supuesto, en que no tiene por qué ser o / o una propuesta. Es posible que esté utilizando un procesador ARM junto con algunos Verilog personalizados y algunos bits de IP.

Sin embargo, ¿para qué usaría un FPGA celular de 9 millones? Si no es un procesamiento paralelo o una composición de IP extrema, ¿cómo manejaría la complejidad de algo tan grande? Bien, con este precio, creo que pasará mucho tiempo antes de que veamos proyectos al respecto en nuestro consejo. Si tiene acceso a uno de estos, haga algo al menos un poco ridículo con él y envíenos un enlace.

Aprende más

Es posible que no pueda configurar 9 millones de puertas, pero puede obtener información sobre FPGA en nuestro campo de entrenamiento. Solo una parte de la serie es específica del Lattice Icestick: el chip de $ 5 en ese tablero tiene alrededor de 1200 tablas de búsqueda y puede apostar que probablemente sean menos capaces por celda que la parte Virtex. Si desea intentar colocar una CPU ARM en una pieza con un precio más razonable, siempre existe esto.

  • Steve dice:

    Probablemente también tenga algunos clientes militares que quieran procesar los datos de la cámara.

    • jafinch78 dice:

      Tenía curiosidad sobre el uso para la minería de datos de todo el tráfico de comunicaciones o telemetría en el mundo, o en cualquier jurisdicción, con cualquier IA o proceso automatizado.

    • Brian dice:

      o datos de RF de banda ancha

  • monzón dice:

    R: mientras tanto, en el planeta Tierra, el Lattice ICE 40 HX 4K es en realidad una pieza de 8K fabricada por la propia cadena de herramientas de Lattice. Puede comprarlos en Mouser por alrededor de $ 6.30 en uno de distancia, y todavía están disponibles en un paquete de lucha libre en casa TQFP-144. Con una placa barata de 10 × 10 cm de China y el kit de herramientas OpenStock IceStorm Project de Clifford Wolf, puede comenzar con FPGA por menos de $ 20

    • FulmoPhil dice:

      El problema de que las FPGA sean más asequibles es que les resulta más difícil encontrar un pretexto que evitar. Pronto tendré que recoger uno y hacer que cumpla con mi pedido. Ojalá no sea demasiado pronto ...

      • Alex Rossie dice:

        ¿Cuánto tiempo hasta que estas respuestas se cumplan con "podría estar disponible con un Arduino!"

        • tictac dice:

          Puedo verlo ahora. ¡SCRATCH-HDL para NIÑOS!

    • ChipGuy2 dice:

      Hay productos basados ​​en FPGA absolutamente mejores para que los creadores / piratas informáticos procesen o construyan sistemas. Este VU19P es un buque de carga en comparación con los circuitos integrados de nivel de entrada más pequeños a los que se refiere que se parecerían más a los kayaks.

      Recomendaría los tipos de módulos Pynq o Ultra96 para los aficionados. Este es un chip para fabricantes de chips, no para tikers ... Aunque me encantaría ver qué pueden hacer algunos fabricantes con él.

  • Suart Ychiboo dice:

    ¡Dulce! Quiero poner uno en mi bicicleta para hacer música y Galileo. ¿Funcionará en Linux o tengo que usar un micrófono?

    ¡Espero que tengan un programa de muestra sencillo!

  • mac012345 dice:

    _o / necesita algo de trabajo durante la validación previa al silicio

    • chango dice:

      Sí, por favor. Incluso más barato que un emulador

    • ChipGuy2 dice:

      ¡Perfecto! La emulación y la creación de prototipos es un mercado objetivo importante para los grandes.

  • Ostraco dice:

    Chipsets de computadora FPGA.

    CUDA compilado a FPGA.

    https://dl.acm.org/citation.cfm?id=2847344

    FPGA basado en VP.

    http://docplayer.net/4589040-Fpga-based-system-virtual-machines.html

    Creación de prototipos FPGA.

    FPGA Prototyping Gains Ground

  • William Moore dice:

    A continuación se muestra un ejemplo de un dispositivo que probablemente utilice estos chips para la configuración de IP a gran escala: https://www.synopsys.com/verification/prototyping/haps.html

    Sin duda, el mercado está a su favor.

    • ChipGuy2 dice:

      Hay un video de YouTube de unos minutos que habla sobre los programas objetivo. Principalmente emulación, creación de prototipos (que usted señaló), pruebas (analizador de protocolo de ala PCIe) y medición.

  • Geno, W1EBR dice:

    Piense en el análisis de contenido en línea en tiempo real

    • Richard Sim (@richard_a_sim) dice:

      Aquí está la respuesta correcta: es un mercado enorme. Trabajo con alguien que vino de esta industria como ingeniero de FPGA y usa estas piezas de alta calidad.

      • ChipGuy2 dice:

        De acuerdo, aunque algunos de los dispositivos Virtex UltraScale + habituales u otros son generalmente más adecuados para esto. A menudo, los analistas de NW no necesitan los FPGA más gigantescos, solo necesitan los últimos más grandes de alto rendimiento con las radios más nuevas y más rápidas (como en serie 58G a Ethernet de 400 Gbps). O quizás aquellos que tienen mucho HBM DRAM integrado con el tejido FPGA (lógica).

  • Vinod S. dice:

    Realmente me pregunto por qué Xilinx no está arreglando oficialmente su soporte ISE para Windows 10. En su lugar, le dan a Virtualbox un paquete pesado de 14.7 además de la distribución de Linux. Esto es terriblemente lento en Windows 10 con incluso un gen i7-8 moderadamente nuevo que puede registrar hasta 4+ GHz con 12 núcleos lógicos.

    Acabo de tener en mis manos una tabla profesional Spartan 6 Butterfly. Luego me di cuenta de que Xilinx no está interesado en soporte adicional para estos dispositivos y recomienda cambiar a series más nuevas, y estos dispositivos solo son compatibles con su ISE 14.7 anterior y no en Live.

    Pero, afortunadamente, descubrí que algunas correcciones inteligentes solucionan estos problemas simplemente cambiando el nombre de algunos archivos DLL para que funcione perfectamente en Windows 10.

    Entonces, ¿por qué Xilinx no puede hacerlo oficialmente? ¿Por qué darle a Virtualbox un gran dolor de cabeza por una imagen de disco en Linux para dificultar que alguien la use en un dispositivo con Windows 10? 🙂
    ?

    ¿Podría ser porque quieren que la gente se olvide del Spartan 6 y se cambie a sus dispositivos más nuevos? Creo.

    Mire este video para más detalles:
    https://youtu.be/VMEIPCjqinA

    Simplemente cambiar el nombre de DLL funciona perfectamente con Windows 10 🙂 Si un usuario puede solucionarlo, ¿por qué Xilinx todavía no lo publica en su sitio web oficial? ¿Por qué todavía Ise 14.7 en la imagen de disco de Virtualbox con distribución de Linux para Windows 10? Tal vez si Xilinx ve esto, actualícelo, ya que será de gran ayuda para los usuarios de spartan6 y 6.

    Inicialmente descargué un paquete enorme de disco de imágenes de Virtualbox del sitio web oficial de Xilinx hace un mes para probar Spartan 6. Era increíble y lento y estaba harto de él. Luego encontré este truco para que funcione normalmente en un dispositivo con Windows 10 🙂 Gracias a todos los que hicieron eso al principio. Alguien más hizo esto inicialmente frente a este tipo, pero el video de esta persona parece más útil para que cualquiera lo imite para que la compilación de Windows 14.7 funcione a la perfección.

    • Bruce Perens K6BP dice:

      Parece que se está complicando la vida al no utilizar programas de código abierto.

      • Descalzo dice:

        He oído hablar de lugares en este planeta que obligan a una persona a usar un programa de código cerrado (¡sin aliento!) Por algo llamado salario. Sé que suena extraño, pero creo que hay más de los que te imaginas.

      • Vinod S. dice:

        Soy muy nuevo en FPGA. ¿Podría sugerirme una buena alternativa de software libre para desarrollar en Spartan 6?

      • Vinod S. dice:

        Sugiera algunos programas gratuitos alternativos para desarrollar spartane 6. Soy nuevo en FPGA aunque tengo una experiencia decente en hardware y firmware.

      • YGDES dice:

        Bruce: Parece que eres bastante nuevo en el mundo FPGA 😉
        Las herramientas FPGA personalizadas que se ejecutan en un sistema operativo personalizado siempre han sido el flagelo del campo desde que apareció la primera FPGA.
        Ah, los tiempos gloriosos en los que necesitaba una estación de trabajo HP Apollo completa con el servidor de señales cargado con licencias completas de Mentor Graphics para compilar un FPGA difuso con solo 1K celdas ...
        Durante más de 20 años, los usuarios han peleado todas las batallas para obtener Actel, Altera, Xilinx, Lattice y todos los demás competidores, por lo que su herramienta eventualmente funcionaría en Linux. E incluso cuando lo intentaron, fracasaron miserablemente, haciendo que sus blatware huuuuuuuuuuuge fueran aún más miserables, haciendo que la plataforma de propiedad fuera "casi deseable".
        20 largos años ... y todavía me veo obligado a mantener una computadora portátil con Windose porque quienes deciden son los financieros y los comercializadores, no los ingenieros.
        Ah, y ahora todos están subcontratando a subcontratistas indios incompetentes mal pagados, agregando aún más miseria a la miseria.
        Y ni siquiera menciono otros obstáculos como el arreglo y vencimiento de las licencias ...
        No me empieces.

        • ddd dice:

          Cuando funciona un Terminator que funciona bien, sospecho que los ingenieros lo enviarán para "probar" sus capacidades en el mercado y la gente financiera ...

    • DKE dice:

      Estos son los tipos de decisiones que toma la empresa.
      Solo estoy adivinando, pero apuesto a que creen que la base de clientes probable para FPGA de más de $ 50k no lo pensaría dos veces antes de comprar una estación más nueva y más grande para el desarrollo del producto final.

      • Vinod S. dice:

        Pero para un principiante, Spartan 6 es una buena opción y hay muchos recursos disponibles en línea.
        Es como si la gente aún sugiriera comprar un Arduino Nano e intentar programarlo directamente con avr-gcc leyendo la hoja de datos de atmega328p sin pasar por el contenedor de Arduino y el entorno de ideas para una mejor comprensión y aprendizaje de MCU, aunque los AVR son demasiado antiguos en comparación con los stm8 más nuevos y similares dispositivos más recientes mucho más baratos. 🙂

        Creo que Xilinx puede hacerlo a propósito para obligar a la gente a usar un FPGA nuevo en lugar del viejo pero poderoso Spartan 6. Lo viejo es dorado y triste por eso. 🙁

        • Palmadita dice:

          No. No creo que ellos * puedan * hacerlo. Ni siquiera estoy seguro de si todavía tienen desarrolladores de ISE.

          ISE se abandonó por completo y se reemplazó por el IDE más nuevo, Living, que en realidad proviene de una herramienta de empresa completamente separada (PlanAhead de Hier Design; fueron adquiridos por Xilinx en 2004, PlanAhead era un "entorno de desarrollo separado" en ISE después de un tiempo, y luego PlanAhead evolucionó a Living.

          La razón por la que Vivado solo admite los proyectos FPGA más nuevos es que las FPGA de la serie 7 están mucho más unificadas que las generaciones anteriores, por lo que en lugar de admitir muchas arquitecturas diferentes que necesitan diferentes optimizaciones, Vivado solo admite una.

          Lo que, por supuesto, significa que los usuarios de Spartan-6 se están equivocando por completo, ya que S6 fue el último chip nuevo que lanzó Xilinx antes de que apareciera el séptimo material.

          • CW dice:

            ¿Alguna recomendación para principiantes?

        • tekkieneet dice:

          La ironía es que Plan Ahead es el módulo de software en ISE que no funcionará en 10 x64. La solución fue cambiar el nombre del dll x86 para ejecutarlo en código x86.

          • Palmadita dice:

            Ese es solo uno de los problemas (y puede solucionarlo simplemente dándole un "modo forzado de 32 bits"). De hecho, el principal problema es la biblioteca ISE (libPortability.dll).

            Xilinx * sí * tiene instrucciones para iniciar ISE en Win8 / Win10 aquí (lo que hice personalmente, así que puedo decir que funciona):

            https://www.xilinx.com/support/answers/62380.html

            Simplemente no lo "apoyan oficialmente", porque no "apoyan oficialmente" a ISE en absoluto.

        • Elliot Williams dice:

          Probablemente tengas razón, Vinod. Spartan 6 es abundante para empezar. Pero Xilinx no invertirá dinero en I + D en el funcionamiento de productos "antiguos", especialmente si no es coherente con su corriente principal actual.

          Sería muy útil tener los S6 en la cadena de herramientas abierta, y eso es bien conocido. https://github.com/SymbiFlow/ideas/issues/10 Solo que nadie lo ha hecho todavía.

          También hay chips como el Grid ECP5 que serían un buen reemplazo del S6 para muchos propósitos y para los que ya existe corriente de código abierto. Allí pondría mi dinero ahora si comprara uno nuevo.

          Si solo desea piratear una vieja placa S6 o incrustarla en una máquina que le interese, eso podría significar tratar de encontrar una manera de hacer que ISE funcione para usted. O ponte manos a la obra pirateando el Spartan 6 en la corriente abierta. 🙂

          • Vinod S. dice:

            Acabo de ver jugar con FPGA (hace 1 mes) y tengo una placa Spartan6 Butterfly Pro. Espero que no sea necesario actualizar 🙂

    • dispersos2 dice:

      No creo que realmente se preocupen por los nuevos proyectos de Spartan-6 en este momento. Las cosas nuevas han estado vivas durante muchos años. Los nuevos usuarios de volumen probablemente estarán en Spartan 7 o artix, por lo que venden chips para proyectores SP-6 existentes y mantienen el soporte en vivo de ISE con VM.

    • Stuart Longland dice:

      Windows es un sistema operativo heredado, un paria de la computadora que es un antepasado directo, es el niño bastardo desagradable de CP / M, VMS y Xenix ... ¿por qué una empresa como Xilinx desperdiciaría dinero en apoyarlo?

      • ninguno dice:

        Lol ... más sabiduría de la galería de maní. Windows no va a ninguna parte.

        Entonces, ¿quizás * este * será el año en que Linux se haga cargo del escritorio? lol .. y no, OSX nunca y nunca superará el 10% de participación de mercado.

        • Steve Ballmer dice:

          ¿Qué quieres decir con que windos no funcionan en ningún lado? He gobernado un poco en los últimos años. Es el motivo de esta queja, el software ya no funciona con win10 (oficialmente). Aunque la compatibilidad con versiones anteriores es una cuestión de rutina, a menudo sucede que no lo es. Entonces sí, está en todas partes.

    • Nuno dice:

      Ahora tenemos CPU de hw abiertas, supongo que las FPGA de hw abiertas serían más tarde.

    • dddd dice:

      Gracias a ellos es líder del mercado. Pueden decirle qué hacer, no escuchan según sus necesidades. No responden a una solicitud por correo, no les importas en absoluto. Porque son líderes del mercado ... Y también como un * agujero.

      • CW dice:

        Si tan solo todo fuera gratis ...

  • BT dice:

    ¿Y quién podría necesitar más de 640k en una computadora? (Como alguien dijo una vez). Se llenará y el precio bajará, y algún día, o algo así, estará listo.

    • acantilado claven dice:

      ¿Este disco contiene 360K? ¡Guau! Ese paquete de 3 (sistemas de memoria de elefante - "¡El elefante nunca olvida!") ¡Tiene que durarme para siempre!

  • Laeven dice:

    Pasé algún tiempo en el trabajo abriendo conmutadores de red inactivos y mirando algunas tarjetas de línea serias para enrutadores Juniper y varias marcas CMTS.

    Por lo general, encuentra algunos FPGA bastante fuertes en todas esas herramientas, me sorprendió un poco cuando me recordaron que debe asegurarse de que el FPGA en un conmutador funcione con la versión correcta antes de actualizar el firmware.

    Tiene mucho sentido poder actualizar el hardware con nuevas correcciones y funciones con programas mientras zumba en una habitación oscura en algún lugar.

    • kljsdf lkjsadf dice:

      Este es el tipo de hardware que probablemente apenas supera los dos dígitos de miles de unidades producidas. Los únicos que los compran son los grandes de telecomunicaciones / ISP. El hardware requiere precios altos debido a los mercados de destino, lo que significa que solo cargar la placa con FPGA es más barato que girar ASIC personalizados, sin mencionar que le da al hardware una vida útil más larga en las grietas de telecomunicaciones / ISP, porque como fallas importantes podrían Eso significaría tirar todo a la basura, en su lugar, se puede lanzar una actualización de "firmware" para restablecer los FPGA y resolver los problemas, o incluso hacer proyectos personalizados de un dispositivo para los proveedores, si sus bolsillos son lo suficientemente profundos.

      • Ostraco dice:

        Quizás, aunque uno se pregunta si le pasará el mismo efecto al hardware que actualmente le pasa a los programas, y que lanza una beta, esto y aquello, y lo arregla en la línea (si). En lugar de avanzar en el esfuerzo para garantizar un buen diseño, eso no necesita corregirse mucho más tarde.

      • ChipGuy2 dice:

        Tute! Los chicos de AI / ML básicamente necesitan esto. Si fabrican o compran un ASIC, contemplan un ciclo de 3 años de compromiso conceptual con el primer silicio funcional. Los algoritmos de IA / ML cambian drásticamente en solo un año. Entonces, el ASIC pasará de moda hace 2 años cuando estará en el laboratorio. Los FPGA son de naturaleza adaptable, por lo que funcionan bien en tecnologías que aún están evolucionando rápidamente.

  • Tartán dice:

    Gran parte del mercado para este tipo de cosas es la integración a nivel de sistema. Tiene un producto que implementará la mayor cantidad de software posible en hardware y desea que funcione durante más de 10 años, con actualizaciones de firmware que agregan nuevas funciones. Hay algunos proveedores en línea, por ejemplo, que han llevado a cabo la mayor parte de su pila de procesamiento en FPGA. Las plataformas basadas en FPGA han podido agregar nuevas funciones durante años, sin dejar de implementar las funciones en el hardware. Hubo sistemas militares que hicieron lo mismo, utilizando FPGA para implementar la mayor cantidad posible de la pila, lo que permitió actualizaciones con el tiempo.

    También sospecho que muchos de estos terminarán con interfaces de red agregadas por FPGA para servidores y conmutadores en el mercado de negocios de baja latencia o el mercado de big data.

    • Ostraco dice:

      Tal vez ayude a iniciar el movimiento del dispositivo abierto.

      • YGDES dice:

        al final ... pero no aguantaré la respiración.

      • Mate dice:

        Eso es lo que pensé yo también. Con suerte, estamos construyendo repositorios de IP para FPGA que ahora funcionan como IP de OSS. Tenemos núcleos de proyectos interesantes, pero necesitaremos interconexiones, buses, controladores periféricos y muchos dispositivos de soporte para lograr un hardware abierto completo basado en sistemas que puedan competir con las computadoras.

        OSS y FPGA podrían incluso llevar a algunas escenas interesantes como FPGA en un puerto de entrada con una especie de canal de arranque que permite a un periférico configurar la interfaz de forma dinámica.

        Pero esto también traerá nuevos desafíos de seguridad y control. ¿Cómo evitamos que algo inyecte código que implemente algo potencialmente desagradable en el "hardware"?

      • tekkieneet dice:

        Necesita algo de Open Check (TM), ya que los cuchillos de sangre cuestan mucho más que eso el "salario de 3 meses" de la industria del diamante. : PAG

    • tekkieneet dice:

      Un lugar para el que trabajé escribió su propio CAD, armó su PCB e incluso tuvo un fabuloso porque en ese momento, lo que había en el mercado no era suficiente. Los productos más nuevos utilizan cada vez menos su propio ASIC y pasan a FPGA. El último proyecto en el que trabajé fue solo uno de nuestros propios ASIC con media docena de FPGA completados en ese momento.

      Con los FPGA, hay economías de escala, ya que el costo de permanecer en el nodo de proceso ha crecido exponencialmente a medida que lucha contra la física. Los proveedores de FPGA permiten que sus clientes compartan la I + D para obtener chips fabulosos, controlados sin el complejo y el costo de hacer su propio ASIC. Si está utilizando FPGA, solo necesita orientar su proyecto a las densidades / velocidades más altas que ofrecen los nuevos dispositivos.

      Hoy en día, solo los tipos realmente grandes tienen los bolsillos profundos para perseguir nodos de proceso para crear su propio ASIC.

      • huele a bicicletas dice:

        Incluso los tipos realmente grandes que desarrollan sus propios ASIC usan FPGA para modelar al menos partes de ellos. Lo sé porque trabajo para uno y lo hacemos todo el tiempo. Ya tenemos gran parte del chip presentado antes de que salga fabuloso.

        • ChipGuy2 dice:

          Correcto. Escuché un eslogan del informe de prensa de lanzamiento que llamaba a VU19P "chip de los fabricantes de chips"

          Los piratas informáticos que producen chips con cualquier significado (de ingresos) necesitan el FPGA más masivo disponible para hacer lo que estás hablando. Se arriesgan Nx $ 100M.

    • Juddy dice:

      El IRS probablemente tomó esto como un flashback.

      Arquitecturas de sistema muertas totales realizadas en FPGA.

      "Unidad de procesamiento COBOL"

  • Palmadita dice:

    Esta es una forma completamente incorrecta de pensar en esto.

    El VU19P es simplemente la versión lógica y optimizada para E / S de la familia UltraScale + Virtex. No tiene la mayor cantidad de RAM incorporada (la misma cantidad de UltraRAM que la VU3P, la más pequeña y la misma cantidad de RAM de bloque que la VU9P), ni siquiera cerca de la mayoría de los DSP incorporados (solo más que la VU5P, la segunda más pequeño) y en ninguna parte cerca de la mayoría de las radios (de nuevo, igual que el VU5P / VU7P) o transmisor de radio.

    Con tanta E / S (y hay tantos casos de uso para IO-FPGA alto: prueba y medición de canal extremadamente alto, por ejemplo), los dados deben ser lo suficientemente grandes, por lo que, obviamente, solo llena el resto con lógica porque es fácil. Además, la lógica ayuda, porque con ese gran dado, existe un alto costo de interconexión para simplemente pasar los datos a través del chip, por lo que probablemente querrá mantener un uso bajo.

    La única razón por la que Xilinx está haciendo un anuncio sobre “LA FPGA MÁS GRANDE DE LA NUNCA” es porque hace mucho tiempo las FPGA no eran más que lógicas, por lo que cada vez que creabas la más grande, era un gran problema.

    Pero el alto costo de este FPGA no es * tan * grande: es casi seguro que será más barato que usar 2 chips VUP más pequeños si necesita tanta E / S.

    • RetepV dice:

      Yo también lo creo. Probablemente un poco como el vs23s010 de VLSI: "Tenemos mucha RAM en este chip serial. Pero como es un chip serial, nos quedan algunos pines. Y algo de espacio en los dados también. ¿Alguna buena idea? Ah, sí, ¡Pongamos un controlador de pantalla de video también! ”.: +)

      Me encanta cuando hacen esas cosas.

      • Palmadita dice:

        Han estado haciendo * algo * como esto por un tiempo, pero la familia UltraScale es donde resultó que iban a hacer una sola FPGA con mucha IP (con la cantidad lógica obviamente estúpida, porque los dados en sí son tan grandes) y todos los demás permanecerán alrededor de ~ .600-800 E / S, pero tiene muchas más funciones.

        Supongo que el mercado de E / S alta está disminuyendo, lo que reduce el número de miembros de la familia de E / S altas a 1 y, en el caso del VU19P, también lo reduce a un solo paquete. Lo interesante es que aparentemente ese mercado no tiene una gran necesidad de DSP, porque aunque el recuento de DSP ha crecido desde el VU440, no ha crecido tanto como los otros miembros de la familia. Eso te dice algo sobre el mercado.

  • Roberto dice:

    minería de criptomonedas, reconocimiento facial de instagram, IA, cámaras de hermano mayor y tantas aplicaciones posibles ...

    • YGDES dice:

      La minería criptográfica está ahora en el ámbito de ASIC.
      Las FPGA y las GPU han estado fuera de la conexión de velocidad / alimentación durante mucho tiempo.

      • NiHaoMike dice:

        Algunas monedas están diseñadas con la capacidad de cambiar el algoritmo de minería, lo que hace que el desarrollo de ASIC sea especialmente riesgoso. Y algunos otros, como Curecoin y Foldingcoin, están diseñados específicamente para funcionar bien con GPU y básicamente no es posible obtener ASIC.

      • El don dice:

        Eso ciertamente no es cierto.

      • ChipGuy2 dice:

        No.

  • Lucas dice:

    "Pero no hay muchas empresas que necesiten chips tan grandes para ese propósito".

    Fabricantes de GPU. AMD, nVidia, Intel.

    • tekkieneet dice:

      Existe un mercado enorme fuera del hardware tradicional: médico, militar, telecomunicaciones. Grandes empresas como Google, Amazon, financieras, etc. para un mercado que no tiene mucho que ver con el hardware han terminado creando sus propios chips o usando FPGA para obtener una ventaja sobre el procesamiento de datos o la IA.

  • Jon dice:

    Solo adivine aquí, pero un producto de este tipo a menudo aparece antes de que se desclasifique el propósito original o comience desde los límites de la propiedad intelectual de la universidad que lo necesitaba.

    Me pregunto si, al igual que la tarjeta de descarga TCP, hay muchas operaciones que consumen CPU que terminan siendo deterministas y podrían eliminarse del procesador principal si tuviera un FPGA dinámico grande. Evalúe las entradas y salidas durante algún tiempo y básicamente use la matriz de cadena de compresión equivalente durante el procesamiento. Revise el caché en busca de ganancias importantes, agréguelas a la FPGA y luego rediríjalas a la FPGA a medida que avanzan con un retorno al caché con instrucciones paso a paso.

    Además, uno podría copiar no solo el procesador en FPGA tan grande, sino que el fabricante de placas y los fabricantes de periféricos también podrían copiar el puente norte y el puente sur para crear una plataforma que pueda probar controladores en múltiples especificaciones de dispositivos antes de que rueden las placas físicas. fuera de la línea.

    Tampoco pienso en esto, pero a medida que nos encontramos con limitaciones físicas impuestas por la arquitectura histórica, será necesario un pensamiento dramático y listo, y un chip tan grande hace que un patio de recreo sea lo suficientemente grande como para fallar rápidamente, romper cosas y volverse loco. ideas que podrían funcionar sin cristalizar en hardware.

    • Palmadita dice:

      Esta es realmente solo la versión optimizada de E / S (y lógica) para la familia UltraScale +.

      No es que la "FPGA principal anterior" (la VU440) no fuera lo suficientemente "grande", pero es un chip UltraScale, no un chip UltraScale +.

      Entonces, si necesita una FPGA de E / S alta y necesita radios de mayor velocidad de datos (o necesita la enorme RAM en el chip que proporcionan los chips UltraScale +, necesita este chip. No importa que el cálculo lógico sea demasiado más grande, es el único disponible. El costo probablemente no será muy diferente al del VU440 de ~ $ 50K también; de todos modos, será mucho más barato que los 2x UltraScale + FPGA que necesitaría en lugar de este chip.

      Sin mencionar que los chicos de UltraScale + también tienen un mayor rendimiento, por supuesto.

  • sombrero sueco dice:

    Muchos de estos FPGA de alta calidad terminan con tarjetas PCIe destinadas a centros de datos. AWS tiene ejemplos de FPGA: https://aws.amazon.com/ec2/instance-types/f1/

    Entonces, incluso si no necesita el descaro completo de Ultrascale +, puede alquilar tiempo en él. Lo mismo ocurre con las mega mega GPU Tesla de NVIDIA, que pueden hacer virtualización de GPU para múltiples hosts.

  • Tom G. dice:

    La mafia del comercio de alta frecuencia vive en un mundo extraño; instalan cables submarinos transatlánticos y compran las torres de telecomunicaciones de microondas entre la ciudad de Nueva York y Chicago, todo para ahorrar unos milisegundos de comunicación.

    También colocan todo el software, incluidas las * reglas comerciales *, en el hardware, p. Ej. "Si el precio de las acciones ha subido un 10% en los últimos 5 minutos, entonces venda las acciones".

    • CW dice:

      Bingo. El mercado es mucho más grande de lo que piensa el autor. Xilinx no pierde dinero por eso.

  • Un dron dice:

    "Sin embargo, ¿por qué usaría un FPGA celular de 9 millones? Si no fuera por procesamiento paralelo o composición extrema de IP, ¿cómo manejaría la complejidad de algo tan grande?"

    Equipo de prueba: desarrollo 5G de ondas milimétricas, desarrollo / prueba de Electronic Warfare. DDS / AWG / VNA / VSA, etc. Tal parte es enviada por Dios en estos campos, y los clientes tienen mucho dinero.

    • dsklj slkdjfds dice:

      Las industrias celulares son buenas para tales cosas, en lugar de comprar nuevos módems de teléfonos celulares para torres celulares cada 5-10 años cuando aparece un nuevo G, los equipos basados ​​en FPGA pueden durar varias generaciones, con un simple "firmware". “La actualización a las FPGA en las radios para admitir el nuevo estándar, hace que el front-end analógico sea modular que, cuando sea necesario, podría intercambiarse si el nuevo estándar lo requiere, pero deje que el DSP digital central procese durante una década o dos . Esto significaría simplemente actualizar algunas tarjetas frontales analógicas cada pocos años en lugar de descartar racks completos llenos de equipo.

      Si recuerdas los viejos tiempos de Internet telefónico y la guerra estándar entre 56k x2 y 56k Flex con módems 33.6 vendidos como listos para un futuro de 56k con una simple actualización de firmware, probablemente hayas lidiado básicamente con módems telefónicos que tenían FPGA-DSP. . s, simplemente podrían actualizarse al nuevo estándar de 56k después de que el polvo se apodere de la guerra estándar.

  • Un dron dice:

    ¡Ja! ENCANTO DE TRES POSTES. ¿Cuándo arreglarás este horrible sistema de comentarios HaD?

    • Lucas dice:

      HaD utiliza la precensura automática, por lo que cuando engañan a sus lectores a través de temas controvertidos, pueden marcar a los usuarios y cualquier palabra o idioma para una moderación previa y así poder controlar el discurso. Por un lado, mantiene alejados a los trolls, por otro lado, controla exactamente lo que la gente puede decir sobre sus artículos.

      Anteriormente, solo dejaban que el zumbido ocurriera durante un día o una semana, y luego volvían a las secciones de comentarios para eliminar cualquier comentario que no les gustaba, pero eso significaba que era este espacio donde las personas podían ver los comentarios y eso era simplemente un inconveniente. . .

      Aquí está mi tercera respuesta, que probablemente tampoco pasó.

      • Somun dice:

        Te fuiste con este.

  • Alex dice:

    Creo que hay algún lugar entre la creación de prototipos de "FPGA Kids" y ASIC / etc que es un nicho para estas capas de FPGA. Es bueno hacer un prototipo de ASIC en FPGA, donde tienes un compuesto (lógica de enrutamiento y celdas lógicas en particular). Su proyecto se sintetizará más rápido y con un máximo más alto cuando el lugar y la carretera no tengan que esforzarse.

    Otro aspecto es que cuando tiene varias radios asíncronas, necesita varios PLL y rutas de reloj relacionadas para probar correctamente la lógica de sincronización de ASIC.

    tl; dr Es bueno no tener que poner un gran diseño en FPGA al hacer prototipos.

  • lis0r dice:

    Apuntan a la validación de SoC. Muchos jugadores pequeños intentan juntar los bloques creados por los grandes.

  • FlacoV dice:

    Realmente no entiendo la analogía de los "niños del guión" que se usa aquí

    • Alex dice:

      Acordado. Estoy tratando de descubrir que es una alusión al diseño perezoso en el que confías en el tejido del sistema en exceso para compensar la falta de optimización. No llamaría perezoso a un proveedor de IP, sino más bien efectivo.

      • ChipGuy2 dice:

        Bien, ¿por qué reinventar la rueda?

        Script Kiddies podría provenir del hecho de que los enfoques de emulación de vanguardia a menudo pueden usar particiones basadas en scripts y procedimientos de compilación masiva para llenar cientos de estos dispositivos a la vez. Por. Uno. Diseño.

  • Gr8n00d1e dice:

    Jajaja. Necesito esto para encender mis LED.

  • Steve L dice:

    Con mi suerte, conectaría el poder y aterrizaría al revés ...

    • Elliot Williams dice:

      "¿Qué quieres decir con que la E / S no tolera 5V?" (fumar)

  • FPGA dice:

    Yo diría que si compra circuitos integrados FPGA individuales, comprará más de uno y no pagará los precios ridículamente inflados que Digikey enumera. La mayoría de las FPGA enumeradas en el rango de $ 40K tienen placas de desarrollo disponibles en el rango de $ 3K ... Si no hubiera un gran descuento al por mayor, sería más barato comprar un juego de placas de desarrollo, desoldar y rehacer la FPGA.

  • iraqigeek dice:

    Como varios otros han mencionado, el caso de uso más grande para tales FPGA es incomparablemente en los centros de datos. Microsoft, Amazon y Google se los están tragando tan rápido como Xilinx e Intel (Altera) pueden producirlos.

    Microsoft ha publicado varios artículos sobre el uso de FPGA para redes de intercambio ultrarrápidas y enrutamiento en centros de datos de Azure. Los 3 grandes jugadores de la nube también los usan para aprovechar algunos tipos de aplicaciones de inteligencia artificial.

    Por último, tanto AWS como Azure proporcionan ejemplos de FPGA. Incluso si cuesta mucho más de $ 100 por pop comprar uno, seguirá siendo muy barato de usar durante algunas horas al día en un caso nublado, probablemente menos de $ 3 / h (en comparación, puede obtener un 32 -core, 256GB de RAM por solo $ 1.7 / h en Azure). A ese precio, probablemente será más barato crear un prototipo en una máquina virtual de este tipo, incluso si su proyecto no necesita más de 100k puertas. Demonios, incluso podría armar una prueba de concepto con dicho proveedor de IP, solo para ver si su idea tiene sentido.

  • Lógica inconfigurable dice:

    Un caso de uso que me vino a la mente de inmediato es la adquisición y el procesamiento de datos a gran escala. Algo parecido al experimento LHC ATLAS del CERN. Puede generar hasta un petabyte de datos por segundo. Tal FPGA puede preprocesar y comprimir los datos a algo más manejable para las soluciones normales de almacenamiento de datos.

    Construí un clon de pong simple en mis tableros de desarrollo spartan 3 y spartan 6. Me pregunto cómo podría construir una versión fantástica de pong con este monstruo FPGA. 😛

  • Oboema dice:

    El Great Xilinx se utiliza en el tablero gemelo del proyecto SKA desarrollado por Astron.

    Aquí hay un documento del proyecto: https://www.researchgate.net/publication/316324649_Gemini_FPGA_Hardware_Platform_for_the_SKA_Low_Correlator_and_Beamformer

  • lógica combinada dice:

    Piense en los programas de aceleración de la computadora: con un acceso DDR decente, puede tener un rendimiento mucho mejor con un dispositivo de este tipo que con cualquier GPU de gama alta.

    • ChipGuy2 dice:

      ¿Es 8xDDR4 x72 'decente'?

  • sin nombre dice:

    "¿Quién puede necesitar FPGA con celdas lógicas 9M y transistores 35B?"
    Qué pregunta tan tonta, por supuesto que la respuesta es: Ejército de los EE. UU. / Infantería de Marina / Fuerza Aérea / CIA / lo que sea-militar-o-agencia-de-inteligencia-estadounidense.

    Cuando se trata de hardware con un orden de magnitud mayor que el nivel superior real y que parece tan poderoso como sin usar, el ejército de los EE. UU. Es el primer usuario natural (generalmente, también el cometa).

  • Ren dice:

    Entonces, ¿el cuarto en la foto principal no es el precio del chip?

    • YGDES dice:

      Creo.

  • Señor chuleta de cerdo dice:

    Actualmente estoy diseñando un sistema de gestión térmica para Virtex Ultrascale +. Les puedo asegurar que mucha gente usa estas cosas y las empuja al máximo. El FPGA es el único responsable de la disipación de calor de 80 vatios en nuestra aplicación.

  • Molesto dice:

    Además, el mayor problema con los FPGA es la cadena de herramientas terriblemente complicada, donde el software cuesta 10,000 * más que los chips.
    Ciertamente es posible escribir el tuyo propio, que funcionará más tarde, pero más barato, solo paga $$$$ y usa el suyo.
    Además, la configuración resultante es adecuada para el chip más barato y no desperdiciará energía como una abominación de Eldritch realizada en un cobertizo por un conjunto 1080Ti guardado alimentado por enfriamiento de metal líquido. Y cuando desee cambiar un parámetro en algún lugar, es relativamente simple en lugar de un eslogan semanal.

  • NateOcean dice:

    Es una letanía de pecados ocultos en muchos proyectos FPGA. Así como las máquinas a menudo pagan por palabra, me temo, también, que muchos diseñadores lógicos pagan en la puerta.

  • Brian Corsair dice:

    No sé cuáles son sus requisitos para tener el título de FPGA más grande, pero creo que Intel lo tiene ahora.

    https://blogs.intel.com/psg/intel-announces-intel-stratix-10-gx-10m-fpga-worlds-highest-capacity-with-10-2-million-logic-elements-targets-asic- mercados-de-creación-de-prototipos-y-copia /

  • uswine dice:

    IXIA es un gran usuario ... acaban de lanzar 100 piezas de XCVU13P-2FHGB2104 ... ¡algunas de las piezas de la lista de la serie XCVU13P por $ 88,766.64 en digikey! ¡Ixia usa 8 cada uno en algunos de sus tableros!

Pedro Molina
Pedro Molina

Deja una respuesta

Tu dirección de correo electrónico no será publicada.